分析检测中心技术探秘：AFM测量沟槽侧壁粗糙度

在半导体芯片的制备过程中，沟槽侧壁的粗糙度影响着器件的迁移率及栅氧可靠性。原子力显微镜（AFM）的高分辨率探针扫描技术是测量半导体沟槽侧壁粗糙度的主要方法。然而，传统的AFM仅能测量垂直于探针的表面，对于平行于探针的沟槽侧壁，测量存在一定的挑战[1-2]。通过倾斜样品往往只能实现局部测量，尤其是CD小且具有高深宽比的样品。如何实现侧壁粗糙度的有效测量以支撑工艺改善及可靠性评估为待攻克难题。

a)    本方案涉及的机台为原子力显微镜AFM（Park NX20），探针曲率半径＜10 nm。
b)    可获取的信息：沟槽侧壁粗糙度、STD（Standard Deviation）随深度的分布。
c)    优势：创新性实现沟槽侧壁粗糙度量测，为工艺改善提供重要支撑，此外，通过数据分析可以得到STD随深度的分布。

在半导体工艺中，刻蚀后的沟槽表面存在诸多划痕，过高的粗糙度将影响器件的迁移率和栅氧可靠性，往往需要对侧壁表面进行退火等工艺优化处理。尽管SEM能够观察到一定变化，但无法提供准确的数值统计。因此，AFM纳米级的粗糙度表征是评估沟槽表面质量的重要手段。
图1为采用传统方法测量得到的SiC沟槽样品的侧壁形貌图。样品1为未经工艺优化的样品，侧壁表面有明显的刻蚀痕迹，统计得到表面的平均粗糙度Ra（~0.82nm）和所选区域的峰谷差值Rpv（~12.4nm）都较高；样品2为样品1工艺优化后样品，统计得到的粗糙度值明显降低，其粗糙度Ra为~0.33nm、Rpv为~3.36nm。传统方法受到沟槽深宽比的制约，测量的有效区域比较有限（200*200 nm）。

图1. SiC样品侧壁形貌图及粗糙度值，1为工艺优化前样品，2为工艺优化后样品

图2为采用新的测试方法测试得到的数据，此时量测有效面积增大（600*600nm，仅采局部数据），不再受限于样品CD及深宽比。可以看到不同条件处理后的侧壁表面形貌有明显差异。

图2. SiC沟槽侧壁形貌图像

在半导体器件trench MOSFET的制备过程中，channel所在的沟槽表面质量对器件的导通性能及可靠性有着重要影响。沿平行沟槽方向对AFM测量结果进行线STD统计，可以得到STD随沟槽深度的分布规律。通常，在形成沟道的区域，STD数值越低且随深度分布越均匀，制成器件后导通电阻越小，漏电概率越小。图3结果表明，侧壁中间位置相较于底部和顶部较为平整，此外工艺2可以明显降低整个侧壁的STD。这种分析方法相较于统计整个平面的粗糙度值，可以更真实地评估样品表面状态，为工艺改善提供了有力支持。

图3.不同工艺处理后平行于侧壁的line STD随沟槽深度的分布图

深圳平湖实验室分析检测中心聚焦半导体分析检测专业领域，致力于成为产业发展的坚实后盾，提供从前端到后端全流程、全方位的服务包括样品制备、失效分析、显微结构分析、材料分析与工程产品封装、电性测试及可靠性测试，以根因剖析导向满足客户及市场的需求。专注为产业提供全面、细致且高效的解决方案。

中心硕博占比80%，资深工程师（工作经验5年以上）占比50%，主要来自于闳康、EAG、胜科纳米、中芯国际、台积电、英诺赛科等知名企业。

何光泽
分析检测中心首席专家
毕业于台湾中央大学，曾担任闳康科技失效分析处长，TPCA构装委员会委员，近30年失效分析经验，在新失效分析技术研发方面亦有丰富经验。

参考文献

[1] V. Mancevski, P. F. McClure and X. Corporation. Development of a dual-probe CaliperTM CD-AFM for near model-independent nanometrology, SPIE. 2002, 4689, 83-91.
[2] G. W. Reynolds and J. W. Taylor. Correlation of atomic force microscopy sidewall roughness measurements with scanning electron microscopy line-edge roughness measurements on chemically amplified resists exposed by x-ray lithography, Journal of Vacuum Science & Technology B. 1999, 17, 2723.