学术影响力再上新台阶 | 深圳平湖实验室6篇论文入选功率半导体顶会IEEE ISPSD 2026，第一单位论文数量位列国内新型科研机构第一，在全球各类机构中排名第七！

5月24—28日，第38届IEEE国际功率半导体器件与集成电路年会（ISPSD 2026）在美国拉斯维加斯召开。作为功率半导体领域的"奥林匹克"，ISPSD是全球最具影响力的顶级学术会议，录用标准极为严苛。本届大会共录用165篇论文（含Oral报告58篇），集中展示全球前沿成果。

深圳平湖实验室6篇论文入选（2篇Oral、4篇Poster），以第一单位发表论文数量居国内新型科研机构首位，在全球各类机构中排名第七。实验室以"科研牵引、中试验证"贯通创新链，成立三年来持续在国际顶尖舞台刷新纪录，此次突破标志着实验室的学术影响力与技术话语权再上新台阶。

此次深圳平湖实验室入选的6篇论文，全面覆盖SiC（碳化硅）、GaN（氮化镓）及第三代半导体跃升等关键方向，精准聚焦行业前沿热点与核心技术瓶颈，也是实验室坚持前沿探索与产业攻坚并重的有力印证。

未来，实验室将持续深耕第三代、第四代功率半导体核心技术研发，立足产业实际突破技术瓶颈，着力打造高水平功率半导体创新科研平台，以实打实的研发成果赋能产业发展，为全球半导体行业技术进步贡献本土创新动能。

深圳平湖实验室2026年IEEE ISPSD发表论文详情如下：

1.Yan Cheng*, Yu Shi*（*Equal contribution） et al.,Record-Low RON,SP and RON×QG in Regrowth-Free Low-Voltage p-GaN Gate HEMTs on 200-mm GaN-on-Si Platform 

深圳平湖实验室（第一单位）与香港科技大学、南方科技大学联合发表

简介：随着人工智能（AI）和高性能计算（HPC）的快速发展，数据中心对高效供电系统的需求日益迫切，尤其是在计算芯片供电端，亟需高频率、高能效低压功率器件。本文报道了基于8英寸硅基氮化镓平台实现的低压增强型p-GaN HEMT器件，通过突破尺寸微缩、超低欧姆接触等关键技术，器件实现了超低比导通电阻（Ron,sp ）与优值（Ron × Qg）。在6 V-1.8 V同步降压转换应用测试中，该器件在1.1 MHz和2.2 MHz开关频率下的峰值效率分别达到93.5%和90.5%。上述成果充分验证了GaN 器件在低压高频应用中的优势，为高性能计算芯片的供电系统提供了新的技术路径。

2.Hui Jiao et al.,Investigations of CMOS-Compatible 1200 V E-Mode p-GaN Gate HEMTs on 8-Inch Si Substrate with Thick (> 8 µm) Epitaxial Layer 

深圳平湖实验室（第一单位）与南方科技大学、深圳职业技术大学联合发表

简介：针对1200V高压电力电子需求，8英寸硅基GaN器件常面临厚外延导致的严重翘曲及衬底干扰引发的动态不稳定性。本文通过精细的应力工程，首次在8英寸硅衬底上实现8.2μm高质量外延生长，将翘曲控制在30μm内，且垂直击穿电压超2.25kV。厚缓冲层设计将衬底隔离系数降至0.01，电流迟滞减少50%，有效抑制了电荷存储效应。在1200V高压应力下，器件阈值漂移小于3%，并通过150℃高温可靠性考核，充分验证了该平台在工业级高压领域的应用潜力。

3.Haizhao Zhi et al.,Bipolar Pre-Injection Phenomenon at Anomalously Low Anode Voltage in 4H-SiC RC-IGBT

简介：基于实验室平面沟道碳化硅JFET功率+IC MPW平台，设计了short-base RC-IGBT阳极测试结构（本文包括了Field-Stop以及P+ floating region 2种configuration）；首次发现了碳化硅中反常的低偏压阳极少子注入效应---bipolar pre-injection phenomenon；使用SRH模型和 1D analytical model进行机理分析，为未来进一步优化RC-IGBT阳极结构设计提供新的思路。

4.Haizhao Zhi et al.,Parasitic BJT Activation and Punch-Through Mechanisms in a Hybrid-Drain Embedded SiC JFET

简介：基于实验室碳化硅平面沟道JFET功率+IC MPW平台，设计了一种新的混合漏极的Hybrid-Drain SiC JFET器件；本文详细分析寄生BJT激活造成显著零压栅偏的混合漏极注入现象，以及其寄生BJT的穿通机理；进一步通过器件DOE设计，证实了寄生BJT在HD-JFET导通现象中的关键作用。

5.Yun Xia et al.,Design and Fabrication of 1 cm2 Chip Size, 20 kV Rated SiC MOSFETs on 200 mm SiC Wafer

简介：超高压SiC器件在智能电网、AI数据中心电力系统、高功率脉冲系统等应用领域具有关键应用价值，为电力电子系统革新提供关键技术支撑。本文基于实验室自研的8英寸SiC厚膜外延及自有的8英寸工艺平台，完成国际首次20kV电压等级 SiC MOSFET器件设计及制造，器件基于1.32mm的终端结构实现创纪录的23.1kV耐压，器件单芯片面积为1cm×1cm，导通电阻为1.04Ω，对应的器件比导通电阻接近理论极限仅489mΩ·cm2。器件工艺流程与现有低电压 SiC MOSFET 制程兼容，为超高压大尺寸SiC器件的大规模量产提供了可行路径。

6.p-GaN HEMTs with Distributed Drain-Connected p-GaN Islands for Improved In-situ-RDS(on)  Stability Under Surge Voltage（Oral）

深圳平湖实验室(合作单位)与电子科技大学联合发表

简介：肖特基 p-GaN 栅极 HEMT 越来越多地应用于高密度功率转换，但仍然受到捕获效应导致的动态导通电阻退化的限制。这项工作提出了在商用 650 V增强型GaN-on-Si平台上采用横向分布式漏极连接p-GaN岛（DPI-HEMT）技术。所提出的 DPI-HEMT 保留了传统器件的静态RDS(on) 和 BV，同时在 25 °C 和 150 °C 下实现了改进的 Dyn.RDS(on) 稳定性和增强的动态 BV。这些改进源于有效的漏极侧空穴注入，可抑制缓冲器热电子俘获，并降低漏极边缘电场峰值。为了准确评估器件在极端重复浪涌电压下的鲁棒性，开发了一种板载原位 RDS(on) 监测方案，可实现微秒级浪涌电压后应力采样，并避免传统板外测量中固有的去捕获引起的 RDS(on) 退化低估。使用这种方法，DPI-HEMT 在经过多达百万次重复浪涌电压应力后，其原位 RDS(on) 比传统器件低 28%，显示出其在超高电压应力下的出色器件稳定性。